m公開特許公報 (A)

(1)1)节片生源公然已见

特開平8-125066

(()) 2KB FREE (1996) 5A17B

HOIL 23/12

拉別記号 作用复度器号

F 1

压紧告示意所

11/11

A 6921-4E

HOIL 23/12

審査技术 系数本 非求項の数4 FD (全7頁)

(11)出海委员

MM46-284536

(71)比重日

平成6年(1994)10月26日

(71) 出版人 000002897

大日本印刷器式会社

复数医妖术医师 多比较的一丁目 1 看 1 号

(71)克明者 八木 岩

黑京都新作区市省比217一丁目1819

大日本印制器式会社内

(71)兒明年 品田 证券

京京都新春区市省企业町一丁县141号


大日本印制特权会社内


(74)代智人 分理士 小哲 炒美

(54) 【見明の名称】推辞針止型半葉体禁止とそれに用いられるリードフレーム。及び推辞針止型半導体禁止の製造方法

(\$7) [复约]

【目的】 芝なる智慧対止型半選体家屋の不無限化。本紙経化が求められている中、半選体家屋パッケージサイズにおけるテップのされたモ上げ、半選体家屋の小型化に対応させ、開発に従来のTSOP等の小型パッケージに開発であった変なる多ピン化を実装した複雑対止型半路体部屋を建設する。





【はだけぶらと世】

。 《结束项目》 牛男化虫子の粒子外の正に、牛連化虫子 の菓子と異気的には着するための内閣は子材と、主義は 重子の菓子町の正へ正文してた然へと向くた低回答への 性貌のための外部電子部と、原記内部電子型と外針電子 越とを運ねずる状況リードボとを一体としたリード型を 在数点。絶縁は早初層を介して、出せしてなけており、 * 且つ。回路番低等への実尽のためり半倍からなる方部章 極を向応援数のをリードの外影は子郎に連なさせ、少な くとも前記を思からなる方式を展の一貫は半貨製より外。10、外区電子製匠に半田からなる方式電積を作出する工程。 はに応出させてはけていることを共化とてる状態以上質 半端体工团。

【建本理2】 ・ は本項」において、半選件菓子の菓子は 単雄はま子のは子匠の一片の辺のは中心以前上にそって 配置されており、リードがは江江口のは子を挟ひように対し 内し幻な一対の辺にないなけられていることを共居とて 多份额对止型单级存货区。

【経球項3】 年音は気子の電子と電気的にび易するた めの内部双子部と、カ部区はと世界するためのか似な子 部と、 航記内型電子部と外型電子駅とも運転する推薦リー18 一ド部とを一件とし、30万世皇子献を、征戌リード記を 介して、リードフレームをから区文する一方向側に交出 させ、対向し先は部局士で連絡都を介しては其する一対 7内群雄子包を攻撃於けており、点つ、名外包以子包の 今朝で、 後戌リード郎と並なし、一年として全年を保持 する外給配を設けていることを共化とするリードフレー

【森水項4】 半選体気子の菓子飲の節に、半選件量子 1属子と考例的に延続するための内を菓子群と、半導体 子の祖子街の面へ直交してかあへと向くが記回算への 10 既のための外包以下部と、非定内部は子型と外部属子 、とも選結するほぼリード部とモー年としたな色のリー 鮮とモ、始発性単れなモ介して、企会して及けてお . 旦つ。回路高を与への実界のためのキ田からなるか 発揮を収記技数のちリードの外部以子部に連絡させ、 なくとも母記半田からなる方質を任の一種は言葉書と 外部に高出させて及けている智慧対止変率過失な意の を方益であって、少なくとも、 (A) エッテングDI で、単導体数子の電子と電気的に心臓するための内容 予部と、外部回答と指数するための外部電子書と、科(1 7 解菓子部と外部は午部とを混算する技术リード部と 一体とし、双外部位子配を、な成り一ド配を介して、 - ドフレーム面から世史する一万内町に只出させ、ガ 先被部隊士で運転包を介して世界する一対の内閣基 5を放放をけており、且つ、も外部電子部の外側で、 !リード群と連絡し、一年として全年を年降する力や 及けているリードフレームを作句する工程。(8) !リードフレームの外部増予部例でない面(単面)に :好を設け、打ちはき食型により、対応する内質電子

けられた地縁以とそれらはも、リートフレームのだちは かれた意分が半点はま子の第三部にくるようにして、お 記者要はも介して、リートフレーと2日をこむはまそへ 頂起する工程。(C)リードフレームの5万円見を含む不 異の転分を打ちはせき型によりの試料品でも工程。

(D) 平温は黒子の電子駅と、切断を力で、中心は東子 へ信仰された内包は子氏のたね就ともウイナポンディン グレたほに、展覧によりた区域デ制匠のみもた区に真出 コヴァキはを封止する工程: (E) むだな肌にな出した とも含むことも特色とても存取れた原本はなどのなる 万压.

(兄弟の耳はな女娲)

[0001]

【産業上の利用分別】本具単は、半点はま子を存むする 御算針止世の単点は家伙(ブラスチックパッケージ)に 異し、特に、実は正皮を由上させ、点つ、多ピン化に対 応できる半さの足量とその製造方法に以てる。

100021

【従来のは名】近年、平謀は衣置は、不具性化、小型化 住所の進歩と電子無針の本住的化と見消に小化の採用 (時間) から、LSIのASICに代きされるように、 ま丁里丁高重な化、本民姓化になってきている。これに 伴い。リードフレームを無いた対止型の半年はまなブラ スチックパッケージにおいても、その世兄のトレンド M. SOJ (Small Oulline)-Lead ed Package) PQFP (Quad Flat ゅうことをませり のような意思実は契のパッケージを 異で、TSOP (Tin Small Outline Package) のは見によるお型化を主針としたパ ッケージの小型化へ、そらにはパッケージ内部の3次元 化によるテップ収的効果由上を目的としたLOC(Le ad On Chip) の状造へと進尿してeた。しか し、自蘇封止型半端体制度パッケージには、高無技化、 本種銘化とともに、女に一層の多ピン化、育気化、小包 たが求めらており、上記世典のパッケージにおいてもテ ップが展集分のリードの引きほしがあるため、パッテ・ ジの小質化に離界が見えてきた。また、TSOPBの小 タパッケージにおいては、リードの引き回し、ピンピッ テから多ピン化に対しても履界が見えてせた。

(00001

【兄弟が解皮しようとする益益】上記のように、 気なる 在質針止型半点体製量の高無限化、不能以化が出められ ており、 駅間到止型平温 中間 黒黒バッケージの一層の多と ン化、発型化、小型化が求められている。本見味は、こ のような状況のもと、単端存在量パッケージサイズにお けるテップの占有本を上げ、中温は草屋の小型化に対応 させ、田美高低への実配無視を反似できる。即ち、田井 革低への実験を収を向上させることができる無疑別止急 士を接続する産品配とは正規型に対応する位置に立 () 中選件単位を投票しようとするしのである。また、所持

に従来のTSOP町の小型パッケージに信仰であった更 なる多ピン化も実現しようとてなりのである。

100041

【ほ話を展決するための年段】本見県の単程対止要する **体展歴は、年度は京子の以子側の面に、半点は京子の第** 子と電気的に延旋するための内質電子製と、半週体量子 の以子釣の面へは欠して外替へと向く外群を持への接及 のための外配線子似と、原記内配電子似と外配線子似と モ運はする技球リード部とモー体とした社会のリード的 とで、乾燥は草は眉を介して、器撃して立けており、且 10 つ。但は基は与への実立のための本田からなるがまなぎ モ幻には女の合リードの力量は子単に温味させ、少なく とも飲む中田からなるの無電器の一部は製算数より外部 に異出させて立けていることを共和とするものである。 点。上記において、内容電子質と方葉粒子型とモーなど した江麓のリード部の配列を中枢が皇子の紀子副節上に 二次元的に配列し、カポな住机も平田ボールにて充成す SCEELDBCA (Ball Crid Arra ソ) タイプの推荐対止型半端は基準とすることもでき ኔ.

【0005】そして、上記において、半年は象子の様子 は中衛体は子の親子節の一丸の辺の耳中心都禁止にそっ て配置されており、リード部は意象の菓子を挟むように 対向しR尼一対の辺に沿い立けられていることを共在と するものである。また、ま食味のリードフレームは、飲 蘇針止型牛婆弁以名用のリードフレームであって、キロ 体裏子の菓子と電気的に基準するための内部差子群と、 外部国際とほぼするための外部電子型と、約2円型電子 部と外 部属子部と を近はするは取り一ドなとを一体と し、広が起位于男モ、後駆リード部モ介して、リードフ 70 レーム部から崔文丁る一方向側に交出させ、大向し先輩 部開士で連絡部を介して技技する一分の内閣位子祭を及 散放けており、点つ、もの部株子部の外側で、ほ政リー ド何と運転し、一体として全体を保持する外の部を取け ていることを外理とするものである。点、上記リードフ レームにおいて、内部電子部と力部電子部とそれを基础 するほぼリード部とモー体とした組みを在数リードフレ ーム部に二次元的に紀刊するしておばすることによりB GA (Ball Grid Array) 9470MB 対止製手端は登載点のリードフレームとすることもでき、は、思からなる方包を延載を平田ポールとし、二次元的には

【0006】本民味の飲食別止費申募件収度の製造方性 は、中国作品子の菓子餅の単に、中級住息子の菓子とな 気的に触器するための内部第子部と、中国な原子の菓子 何の戦へ在交して外部へと向く外が密部へのは反のため の外部位子祭と、公記内部は子祭と外部は子祭とを選は する機能リード部とモーがとした有象のリード部とモ、 絶難独着材度を介して、概念して記けており、立つ、ほ 発品性等への実宝のための半田からなるが単電性を吹記 複数のおり一ドの外には千世に対はさせ、ルカノンマの 12

足を圧からなる方式を長の一世に配行はよっただに口と させて低けている制度対応型を連び来るの料法方法です って、少なくとも、(A)エッチングな工にで、 キョル ま子の本子と名気的にははてるための内部電子はと、丸 駅田等と月段するための外配理子原と、 和紀内部数子説 と外耳は子外とを選びてる方だりード氏とを一体とし、 なお針式子部で、び及り一ド就を介して、 リード フレー ム都から正文する一方向的に兵出させ、片向し元章以前 土て選及者を介しては尺寸ろ一月の内が収入 取るなな 章 けており、且つ、るが紅架子獣の外倒で、はボリート群 と確認し、一体として全体を保持する力に限をなけてい ろリードフレームモガギでる工芸。(B) お足リードフ レームの外部は子芸剣でない菌(質菌)に始発力を脱 け、打ちはも金型により、対向する内部電子収開士を放 現する連貫部とは連絡部に対応する位置に 設けられた地 ➡れて七月ちはせ、リードフレームの月ちはかれた配分 が申请は基子の菓子製にくるようにして、飲足は着りも 介して、リードフレーム全体を半端は黒子へ原数する工 権。(C)リードフレームの外や点を含む不製の似分を 18 打ち位を全型により切断算をする工程。(D) 牛壌体景 子の菓子駅と、切断されて、半温は菓子へは煮された内 延載子型の先輩感とモワイヤホンデイングしたほに、 例 雄によりが無駄子製匠のみを外部に意出させて全体を封 止する工程。(E)取記がおに貫出した外部電子製造に 半田からなる外部発展を作製する工程、とそさりことを 特殊とするものである。

[0007]

【作用】本見明の推奨対止変半導体基度は、上記のよう な状成にすることにより、半層体気度パッケージサイズ におけるテップの占有事を上げ、申请は配便の小型化に 対応できるものとしている。かち、半年井京区の田井基 近への食品を放を延延し、田芸芸芸への食品を衣の向上 を可能としている。なしくは、内部電子部、外部電子部 とを一体としたなまのリードはモキ母体女子型に必須接 るったマガレて無定し、 似兄の耳頭子がに 年田 からなる 外部電視部を直移させていることより、気圧の小型化を 旅館している。そして、上記の色からなる外部電極部 を、中華弁束子面に以下行なるで二大元的に記れてるこ とにより、甲基体整置の多ピン化を可能としている。本 外容を感覚を配対した場合にはBCAタイプとなり、中 海外暴闘の多ピン化にも対応できる。また、上記におい -て、辛富女ま子の菓子が申请はま子の菓子組の一対の辺 の時中心部界上にそって配置され、リード部は複数の単 子を終ひように対向し収配し対の辺に沿い立けられてお り、疾患な禁止とし、意思性に達した禁止としている。 本見男のリードフレームは、上足のような妖杖にするこ とにより、上記訳なり止気を収せる世界の製造を可能とす るものであるが、色生のリードフレームと異様のエッチ

とがてもる。二月時の世頃打じ気平台に3年の間は大臣 は、上記リードフレームを思いて、リートフレームの力 舞双子記引でない面(五正)に絶仕れを広げ、行ちはも **東型により、万向下で内部は干配向土を展示するほど思** とは蓮島郎に対応する位置に設けられた地質などで用ち 住き、リードフレームの月ちはかれた部分が平温は菓子 の漢子郎にくろようにして、政心は単以モガして、リー ドフレーム全体を半半体は子へ信頼し、リードフレーム のれた飢亡さび不多の配分を打ちはも必要により切断的 生することにより、内部セチとガロ母チモーはとしたは 10 みも少なすれた久富上になどした。 七兄以の、半点は長 屋の小型化が可能な、且つ、多ピン化が可能な新聞料止 型半導化品庫の作品を可抗としている。

[0008]

【実施例】本見明の単四月止型半年は単位の実施例を以 下、日にそって京明する。日1(1)は工芸を外部は対 止型牛革は鉄道の断面質は位であり、殴」(b)は复数 の森状なである。国1中、100に無対打止炎を基本は 度、101は中2年二子、102はリード点、102A 信内部以子郎。102日にお京准子郎、102Cに住民 10 リード部、101Aに双子郎(パッド別)、103はつ イヤ、104に地路頂票料、105に世頂原、106は 半田(ペースト)からなるのなな低である。 本実施資料 原財止型半進体整度は、 装送するリードフレームを用い たもので、内部竣干部102人、力部減干部102Bモ 一体としたし字型のリードは102モ多数年退休気子1 01上に始後推撃材10くを介して搭載し、且つ、力部 独子計1028先にヶ田からなるが何を任を形なむ10 5 より外似へ突出させて立けた。パッケージを住が料準 雑体部属の面接に視点する形質対止型半年は出まてあ り、回路各位へ方式される点には、キ田(ベースト)を 俗解。即化して、外型電子第1028が外数圧発と電気 的比较级之几名。本文范外张维引止型中国在区记过,最 1 (b) に示すように、単独は菓子101の粒子盤 (パ ッド部)101人は平平は京子の中心はしはさみが向し て2回づつ、中心無しに扱って配包をれており、リード 第1026、内部成子部102人が以及成子部(バッド 益) に合った位置に早年年末子101の節の方例に中心 **はを終み対向するように配置されている。 外以ボテ部)** 02日は内部電子数102人から技規リード部102C (G ドフレームをは300の展影に感光れのレジスト301 を介して離れて位位し、ほぼ半年体象子の創品までに建 - た包包で半導体エ子節に区欠する方向に、 ほぼりード 1020がLTに豊かり、お料理予部1028はその先 まに位置し、 半萬年泉子の節に平万な田方内で一次元的 :配列をしている。から、中心はしを飲みでれの力が収 *舞1028の配列を絞けている。そして、8カ公共子 『に避難させ、年田(ペースト)からなるガゴ尼亚10 ・毛朝政部105よりが登に兵出させて及けている。

1. 絶縁放着材104としては、100mm年のポリイ

と生) も思いたが、心には、シリコンズはボリイミドリ TA)718(住在ペークライトは民産社)や処理化型 度复见HCS2CO(巴川祭起在民会社及制) 不成的性 けられる。上花宮だ何では、平田ペーストからなる九島 ではてあるが、この部分は4世ポールに代えても良い。 内。本業先例指揮到止型牛連作2回は、上記のように、 パッケージをほか水平道外営品の正核に投設する。心域 的に小型化されたパッケージであるが、食み万円につい ても、以1、 0 mm耳以下にすることができ、尽気も円 Mに達成できるものである。 本来場所においては力 M.C. 巨黒モ、キョダタ子の立テ島(パッド賞)にない2別に 尼丹したが、半温は京子の菓子のなほそ二次元的に配置 し、内閣教子配と外部基子群との一体となった見みを頂 2. 年選件業子の母子を制に二次元的に配列して存成す ることにより、中国体を子の、一種の多ピン化に十分対 ETES.

【0009】 太いて、土見明のリードフレームの末端所 を思げ、目にもとづいて放射する。本其単鉄リードフレ 一ムは、上記天応氏半退休2年に思いられたものであ る。譬2は実質例リードフレームの平正包を示すもの で、 102年、200はリードフレーム、201は内部は 子鄉。202は外部第子部、203は征款リード部、2 0.4は登耳器、2.0.5 ほがた何である。 リードフレーム は42台上(Ni42%のFe台上)からなり、リード フレームのなさは、内部双千貫のあるため話でり、05 mm。力質維予部のある厚具部で 0. 2mmである。内 部院子部の対向する元曜都同士を連続する連結部205 も吊肉(0、05mm厚)に足成されており、使送する 単層体状況を作製する器の打ちはを会気にて打ち止きし あい装造となっている。本実定例では外部担子第202 は九状であるが、これに見定はされない。また、リード フレームタリとして42台北モ用いたがこれに発定され RIV. MESETURIV.

【0010】 次に、上記実質界リードフレームの製造方 在を聞を思いて尽量に放明する。暫々は本実是例ソード フレームを収益した工程を示したものである。丸で、4 2 音乗 (N 1 4 2 ×のF e 音乗) からなる。 声を O. 2 mmのリードフレーム意味300を印度し、板の以面を 双音等を行いえく式み必要した(回え(*)) 技。 リー そ至がし、収益した。(四つ(6))。

次いで、リードフレーム単はJ00の単位から示定のパ グーンなも思いてレジストの所定の部分のみに収光を行 った後、灰色色をし、レジストパターン301人をお式 した。 (四3 (c))

典レジストとてしは東京応応等収金社会のネガ製収収レ ジスト (PMERレジスト) も世界した。次いで、レジ ストパターン301人を創取制以献として、57°C、 ド系の熱可型性所要取出以 1 2 2 C (日立た成株収象 10 料300の異様からスプレイエッチングして、力力をは

の年色区が含てに示されるリードフレーニをはなした (23 (c)), E2 (b) OG. E2OA) - A2C おける似在区である。このは、レジストをお願したほ。 氏序処理を取したは、形之の区所(内部以子針分を含む 様様)のみに全メッキ処理を行った。(D)(e)) 南、上記リードフレームの旨造工技においては、図 2 (b) に示すように、ほた部とは皮部を形成するため、 力配帯下形成正衡からのエッテング (居日) を多く行 い、反対正例からは少なのにエッチング(食材)を行っ、 た。また、セメッキに代え、併メッキやパラジウムメッ 10 牛でも長い。上足のリードフレームの甘正方及は、 } ヶ の牛連は名はそけ似するために必要なリードフレーム! グの製造方法であるが、油木は生食性の色から、リード フレーム単はモエッテングのエするは、四2にポナリー ドフレームを複数個面付けした状態で作製し、上記の工 姓を行う。この場合は、回2に示すが許易205の一畝 に連ねする枠科(配示していない)をリードフレームの カ 何に立けて正付けせせとする。

【0011】次に、上足のようにして作数されたリード フレームを用いた。本見明の指揮対止型半端体表面の製 18 造方はの実施的を設にそって放射する。図4は、本実施 武器経済対止型学導体製品の製造工程を示すものである。 回さに示すようにして作句されたリードフレーム400 の外部電子部402形成節(云面)と対向する裏部に、 ポリイミド系無限化型の絶縁は単科(テープ)401 《日立化成株式会社殿、HM122C)を、400° C. 6 Kg/m' で1. 0 分別圧撃して貼りつけた (図 4(a))。この以撃の平置国を殴るに示す。この壮力 ちはき企型405A.4058にて(四4(b))、 パ 南する内部維子質の先輩属を認めてる正な話(03と、 その部分の絶跡正年は(テープ)401とそりちばい た。(四1(c))

大いで、外や打ちはとおよび圧を用を覚すり6人。40 る B モ用い、外や部404そさむ不妥の配分を切り起す (聞4(4)) と広時に、絶益性早以404そ介して4 等件展子407上にリード鮮408の熱圧早を行った。 (#4 (e))

典。この数4(d)に示す。ほぼリードと連絡してリー ドフレーム全体を文人でいるのだは204を含む不足の 部分を切り取しは、解料好止した社に行っても良い。こ (6) の場合には、送本の単層リードフレームを尽いたQFP パッケージ等のようにデムパー (名示していない) モギ けると思い。リードは410モキ菜は菓子411へ存む した後、ワイヤー414により、キスな菓子の菓子(パ プド) 411Aとリード部410の内型はテ410Aと を電気的に発発した。(84(1)) その後、馬定の会響を果い、エポキシボの管理415で リード回410の方面は子田410日のみを反比させ て、全井を封止した。(即4(g)) ここでは、耳丸のを型(日示していない)を思いたが、「は、うん・・

死之の面(九郎双子郎)も及しが及り止てまれば、シア ししただは必要としない。次いで、点出されている方式 以子郎4 1 0 B上に4日ペーストモスクリーン印制によ り生布し、半田(ペースト)からなるの民為様も16モ 作品し、本見明の製料的入止型半点体状度を作品した。 (B)4 (h))

用、平田からなる方式を採す)6の作者は、スクリーン 印刷に確定されるものではなく。 リフローまたはポッテ イング等でも、色質差圧と半端は名法との皮膚にど葉な 泉の午田が持られれば良い。

[0012]

【発明の効果】本見明は、上足のように、更なら断限計 止型中級は製造の高無限化、高無統化が求められる状況 のもと、平温弁供量パッケージサイズにおけるテップの 古有事を上げ。中級弁量量の小型化に対応をせ、国外基 低への大な感覚を発展できる。如ち、回算基督への大夫 在底を向上させることができる進作基度の技術を可能と したものであり、広時に女虫のTSOP等の小型パッケ ージに毎日であった更なる多ピン化を実験した製作対比 型半高体状度の提供も可能としたものである。

【四面の祭車な故祭】

【図1】 共元何の報政別入党半進作記憶の根廷が否定及

【韓2】 大馬何のリードフレームの年数数

【図3】 大気外のリードフレールの製造工程制

【聞4】実施的の複雑計止型キ族体制度の製造工程的

【四5】実施鉄のリードフレームに絶及性層材を貼りつ けた状態の平面図

【符号の改筑】

10


301

100	机加以下原本效体数据
101	. 单级作业子
101A	城子部 (パッド部)
102	リード書
102A	"内里院子里
1 0 2 B	外面电子部
102C	技能リード部
103	フィヤ
104	。 按你在我
105	. 無事業
106	半田(ベースト) からなるガギ
写报	
200	. リードフレーム
2 0 1	外部用干部
2 0 2	力 節電子部
5 0 3	び戻りード部
2 0 4	運和車
5 0,2	nes
300	リードフレームまれ

.


RM#8-: 25066

3 0 3 A 3 0 3 B 3 0 4 3 0 5 3 0 6 4 0 0 4 0 1 4 0 2 4 0 3	内部第子記 の記録子記 正な話 をメッキ部 の称群 リードフレーム 他経常材 (テープ) 外別明子部 連及試	405A. 405E 406A. 406B 410 410A 410B 410C 411	10 打ちなどを受 方だけちはどおよび区を用金型 リード製 内別親子型 外別以子配 特別リード駅 半級作業子 フィヤー
---	--	--	---



***...

:



Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame
Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

[CLAIMS]

5

15

20

- 1. A resin encapsulated semiconductor device
 10 comprising:
 - a semiconductor chip;
 - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
 adhesive interposed between the semiconductor chip and the
 leads, each of the leads including integral portions, that
 is, an inner terminal portion adapted to be electrically
 connected to an associated one of terminals of the
 semiconductor chip, an outer terminal portion extending
 outwardly in a direction orthogonal to the terminal-end
 surface of the semiconductor chip and adapted to be
 connected to an external circuit, and a connecting lead
 portion adapted to connect the inner and outer terminal
 portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor devic to b mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.

3. A lead frame comprising:

15

20

a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;

each of the outer terminal portions of the leads
being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

15

25

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor whip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

20

5

10

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surface-mounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal three-dimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT NATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end 15 surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed 20 between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a 25 semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an ext rnal circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surfac of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a outer encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

5

10

15

20

25

10. 01. See.

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in th form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device, the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. The lead frame of the present invention makes it possible to fabricate mentioned the above resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on semiconductor chip. Accordingly, the present invention it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

(EMBODIMENTS)

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and the reference numeral 100 denotes the resin 1B. encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder respectively. (paste), The resin encapsulated semiconductor device according to this embodiment is fabricated using a lead frame which will be described In this resin encapsulated semiconductor hereinafter. device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a resin encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are in pairs along a center line L of arranged semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line L. As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

each lead and outwardly exposed from the resin encapsulate 105.

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

25

mentioned above, the resin encapsulated As according to semiconductor device illustrated the embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. In Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copperbased alloy may be used.

5

10

15

25

e er eg e ce e de de me ce e e c

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films

301 on both surfaces of the lead frame blank 300 were
exposed to light at their desired portions. A developing
process was then conducted to the light-exposed photoresist
films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

1 1

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor In terms of productivity, however, the etching device. process conducted for lead frame is corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an ambodiment of the present invention will described. Fig. 4 illustrates the method for fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

70

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 49).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

(EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possibl to reduce th area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor d vice. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.